$博通(AVGO)$ 在 DesignCon 2026 上，博通的演讲者就高速和人工智能系统设计中一些最重要的主题展开了讨论，从 448 Gbps 电信号和下一代 SerDes 到系统级电源完整性以及提供巨大带宽和能源效率的实际权衡，包括正在进行的 224G 和 448G 接口的 OIF 标准工作。
从展厅到会议室，博通的创新成果都得到了充分展示。其中包括我们采用安费诺和Samtec VSR/LR通道的200G博通SerDes解决方案，该方案表现卓越。在 颁奖台上，我们的顶尖工程师因其精湛的专业技术而受到表彰。
从铜互连到光互连的转变：下一步是什么？
题为“闭眼之谜：硬件层面的 200G/通道、400G/通道：光器件是否已经胜出？对您、以太网、NVLink、OIF、UEC 和 IB 的影响”的小组讨论，旨在提出一个引人深思的问题：在 400G 时代，光器件是否会取代铜缆？与会专家一致认为，虽然铜缆仍将继续存在，但光器件——尤其是像共封装光器件 (CPO) 这样的集成解决方案——将日益占据主导地位。博通公司高级首席系统架构师 Karl Muth 概述了从 100G 到 200-400G 的高速传输如何使反射和插入损耗的挑战性大大增加，并展示了博通的 ICA 封装和第三代 CPO 如何缩短电气路径并降低损耗（从前面板的约 32 dB 降低到约 20 dB，CPO 本身降低到 10 dB），这预示着未来大多数高速链路将基于 CPO，尽管某些电气通道仍将保留。
OIF推进光电接口技术，为人工智能基础设施赋能
博通SerDes架构师、杰出工程师兼OIF董事会成员Cathy Liu主持了题为“ OIF 448Gbps电信号助力AI发展及224Gbps CEI持续更新”的小组讨论。Liu首先概述了光互联论坛（OIF）。OIF是一个拥有25年历史、170多个成员的组织，致力于制定光网络互连标准，并开展互操作性演示以确保多厂商兼容性。小组讨论聚焦于OIF的关键技术支柱之一——电光接口，旨在解决AI和ML驱动的更高功率和带宽需求。这包括在XSR、VSR、MR和LR应用中CPO和通用电接口（CEI）的开发进展，以及提高效率的新型线性CEI设计。小组重点介绍了CEI-448G框架项目，该项目于2024年启动，旨在满足下一代数据中心的性能要求，并计划于2025年底发布。
博通工程师在 DesignCon 大会上
助力人工智能迈向下一个飞跃：人类洞察力依然至关重要
博通公司高级硬件和电源完整性工程师伊丹·本·埃兹拉（Idan Ben Ezra）是今年DesignCon年度工程师奖的入围者，他主持了题为“赋能未来：人工智能在下一代电源完整性解决方案中的作用”的小组讨论。该环节探讨了现代电源完整性（PI）设计日益复杂的现状，以及人工智能在应对这些挑战方面的局限性。伊丹强调，人工智能系统的功耗在短短一年内就从数百瓦飙升至数千瓦，这使得更先进、更专业的电源完整性解决方案变得迫切需要。他指出，尽管人工智能发展迅速，但人类的判断仍然不可或缺，就像驾驶员仍然重视自动驾驶汽车的控制权一样，因为经验丰富的工程师能够解读人工智能无法单独捕捉到的细微差别。小组成员还讨论了在GPT、OpenAI和类似技术主导的时代，电子设计自动化（EDA）工具是否仍然适用，最终得出结论：EDA工具仍然至关重要，但必须与人工智能进行深思熟虑的集成，才能充分发挥其潜力。
下一代人工智能系统的电力挑战与解决方案
在题为“人工智能应用中的能效——应对多重需求”的小组讨论中，博通公司的刘凯茜探讨了下一代数据速率448G的过渡，重点强调了人工智能应用中奈奎斯特频率提升、功耗增加和尾延迟增加带来的挑战。她着重介绍了OIF（光学集成论坛）针对人工智能系统中400Gbps电气互连提出的CEI-448框架。该框架于2024年启动，旨在解决成本、功耗和铜缆带宽限制等问题，并明确了共封装铜缆、直连电缆和共封装光器件的作用。为了应对90GHz信道的限制，该框架建议在升级信道以满足上市时间要求之前，先从PAM-4调制过渡到更高阶的调制（PAM-6/8）。目前，该框架已催生了两个新的CEI-448G项目：CEI-448G-VSR和CEI-448G-LR。
博通的创新正在塑造未来
在2026年DesignCon设计大会上，博通展示了其如何不断突破高性能系统设计的界限——从推进高电流供电网络和通过线性光器件增强数据传输，到推动新的行业标准和应对下一代网络连接挑战。此次大会上分享的创新成果和真知灼见将有助于塑造未来互联世界所需的技术。