$天奈科技(SH688116)$ 你看，说得没错吧，铁电晶体管这种世界级的技术突破连个“响”都没有。
国内的鸡狗普遍患有严重的软骨瘤，尤其是那些花街回归的鸡精经理，是不会主动拉升碳基芯片概念引导国内大资金投入到产业上的，他们只为主子的硅芯服务，通过各种造神概念转移焦点，听特马黄的指挥，帮助主子的产品能够永远领先我们。
来来来，咱们重新学习一下，中韩美也来个比较：
首先是北大的：
Science Advances-北京大学研制出超低电压铁电晶体管
在人工智能与大数据时代，计算架构的“存储墙”问题日益严峻。现代集成电路已迈入亚3纳米节点，最先进的硅逻辑晶体管栅长仅15纳米，工作电压低至0.7V，延迟仅1皮秒。然而，作为冯·诺依曼架构关键组成部分的非易失性存储技术却严重落后。商业闪存仍受困于5V以上的逻辑不兼容高电压和毫秒级写入延迟，而备受期待的铁电场效应晶体管（FeFET）虽具备纳秒级写入速度和非破坏性读取优势，却难以实现和先进逻辑晶体管工作电压兼容。这一“电压鸿沟”导致芯片设计中必须在逻辑核心与存储单元之间集成电荷泵电路，不仅牺牲集成密度，更在海量数据传输中引入巨大延迟。随着技术节点向亚1纳米迈进，如何将FeFET工作电压降至与逻辑电路匹配的0.7V以下，成为铁电电子学面临的核心挑战。
本文亮点研究团队创新性地从真空电子器件设计中汲取灵感，将碳纳米管电场增强机制引入FeFET设计。核心突破包括：1纳米物理栅长的实现：采用金属性单壁碳纳米管（m-SWCNT）作为栅电极，将MoS2 FeFET的栅长微缩至1纳米，这是迄今报道的最短栅长FeFET器件。0.6V超低工作电压：通过纳米栅极电场聚焦效应和强铁电-半导体电容耦合，将工作电压降至0.6V，实现FeFET工作电压低于先进逻辑晶体管（0.7V），打破了铁电材料的固有矫顽电压限制。卓越存储性能：器件展现2×106的超高电流开关比和1.6纳秒的超快编程速度，同时保持对短沟道效应的免疫性。125%电压效率：传统FeFET需要超过矫顽电压才能翻转极化，而本工作通过双机制增强实现125%的电压效率，意味着可用低于矫顽电压的栅压实现极化翻转。
未来，该技术有望实现存算一体架构的电压统一，消除电荷泵电路带来的延迟与功耗，为人工智能芯片、边缘计算设备提供超高密度、超低功耗的非易失性存储解决方案。随着埃米节点（<1nm）技术的临近，纳米栅铁电晶体管展现出作为下一代主流存储技术的巨大潜力。
其次是美韩合作项目：
宾夕法尼亚大学Deep Jariwala课题组和延世大学Joohoon Kang课题提出并实现了基于高对齐单壁碳纳米管通道与铁电AlScN栅介质的可重构Fe-FET。通过材料与器件的协同设计，首次在单一器件中同时实现了：
通过±18 V、80 ms栅压脉冲实现铁电极化翻转与极性切换p型/n型晶体管的可逆切换高性能非易失性存储三元内容可寻址存储器功能
该器件在导通电流、开关比、记忆窗口与保持特性等方面均达到领先水平，为高集成度、低功耗电路提供了全新解决方案。
研究通过高对齐SWCNT通道与高极化AlScN栅介质的协同集成，成功研制出高性能、可重构的双极型FeFET，在器件性能与功能集成方面实现重要突破。器件在导通电流、开关比、记忆窗口及保持特性等方面均达到领先水平，并通过极性重构与存算一体应用展示其系统级潜力。
未来展望：
材料组合普适性：AlScN与低维半导体（如SWCNT、过渡金属硫族化合物）的结合为多功能器件设计提供新范式；后端工艺兼容性：低温制备工艺支持三维集成与硅基技术融合；架构创新空间：可进一步拓展至神经形态计算、可编程逻辑、存算一体等新兴领域；性能优化路径：通过减薄铁电层厚度、提高Sc浓度、优化界面工程，有望实现更低操作电压、更快切换速度与更长使用寿命。
本工作展示了低维材料与铁电体协同设计在“超越CMOS”器件中的巨大潜力，为后摩尔时代集成电路的创新与发展奠定坚实基础。
谁解决了存储墙与功耗墙，一目了然