EDA 軟體的中國替代
在半導體產業的龐大價值鏈中，EDA（Electronic Design Automation，電子設計自動化）軟體是最不起眼、卻最不可替代的一環。外界看到晶圓代工、光刻機或材料科學的技術突破，但真正決定一顆晶片能否被設計出來的基礎工具，正是由 Synopsys 與 Cadence 兩大美國企業緊密掌控的 EDA 生態。
EDA 的壟斷性源於技術複雜度與長期積累的「路徑依賴」。現代晶片動輒擁有上百億顆電晶體，需要前端 RTL 設計、綜合、時序分析、佈局布線、驗證、模擬等十餘個環節；而這些環節之間的工具需保持高度兼容，並在多年技術節點與晶圓廠製程更新中持續迭代。Synopsys 與 Cadence 之所以成為寡頭，不僅因為研發壁壘高，更因其工具生態已深植於半導體工程師的工作流程，造成強烈的鎖定效應（lock-in effect）。
Synopsys 的收入規模在 2023 年超過 US$5.8 billion，Cadence 亦達 US$4 billion 以上，且兩者的毛利率長期維持在 80% 左右，是全球軟體產業中最接近壟斷型的商業模式。即便行業競爭激烈，晶片製造端價格壓力持續增加，EDA 價格卻鮮少下滑，甚至因先進製程的複雜性大幅提高而持續上升。
更重要的是，Synopsys 與 Cadence 已不只是工具商，而逐步演變成「資料與 IP 平台」。其提供的大量數位/類比 IP、驗證平台與設計套件已融入晶圓廠的 PDK（Process Design Kit），形成完整的設計—製造配套。這使得任何一家新進者想挑戰其地位，等同於要同時挑戰整個半導體產業的工作標準，難度可想而知。
在這種背景下，EDA 被視為美國在全球科技競爭中最重要的「隱形武器」之一，也是出口管制最敏感的環節之一。
技術、標準與生態的三重壟斷
半導體產業講究協同運作，而 EDA 在其中扮演的角色遠超一般認知。它的壟斷不是單一技術維度，而由三層護城河構成。
第一是技術壟斷。EDA 動輒數千萬行代碼，橫跨算法、物理模型、編譯器架構與機器學習等領域，技術深度遠超一般企業能承受的門檻。Synopsys 與 Cadence 每年投入逾 30% 以上研發費用，在演算法、晶片驗證與先進製程支援上累積巨量 know-how，使競爭者難以在短時間內追趕。
第二是標準壟斷。晶圓廠如台積電、三星、英特爾的製程節點（5nm、3nm、2nm…）均需與 EDA 工具深度協作，導致設計流程幾乎由 Synopsys 與 Cadence 的工具鏈定義。換言之，EDA 不只是軟體，而是產業語言。如果沒有巨量的 PDK 配套與雙方長期合作，工具即無法真正進入晶片製造流程。
第三是生態壟斷。EDA 與 IP 綁定，使 Synopsys 與 Cadence 成為晶片設計的入口與出口。其 IP 庫涵蓋高速介面（PCIe、DDR、Ethernet）、標準單元庫、記憶體介面等，具備不可替代性。工程師從學生時代便開始學習其工具，使用習慣、學習成本與就業市場共同形成強大的路徑依賴。
中國替代的進展
面對 EDA 的高度壟斷，中國於過去五年加快了替代進程。然而，EDA 並非可以「砸錢買時間」的領域，而是必須經歷長期積累的技術系統工程。儘管挑戰巨大，但中國 EDA 的進展已開始呈現結構性突破。
在數位電路前端環節，如綜合與模擬，中國已有企業靠近可用階段，例如華大九天、廣立微等已能支援 28nm、14nm 部分流程。在佈局布線（P&R）與時序分析（STA）領域，雖仍與 Synopsys IC Compiler II 或 Cadence Innovus 有數代差距，但已具備可商用雛形，部分國內晶片企業已採用混合流程方式進行嘗試。
類比 EDA 則是中國最早突破的領域，因為類比設計依賴的工具相對穩定，例如 Virtuoso 式架構已出現國內替代產品，可支援電源管理 IC、RFIC 與部分感測器設計。隨着成熟製程需求旺盛，國產 EDA 在此區塊已具可見市場。
驗證與模擬方面，中國在 FPGA 原型驗證和模擬器領域亦出現加速投入，但要匹配 Synopsys VCS、Cadence Xcelium 或硬體加速器 Palladium/ZeBu，仍有顯著距離。
從全局看，中國 EDA 的突破呈現「局部可替代、整體依賴減緩」的路徑。目前國產工具尚不足以全面支援 7nm 以下先進製程，但能支援大量成熟製程與特定行業（車規、工控、物聯網）的晶片設計。隨着中國晶圓廠向成熟製程加速擴張，國產 EDA 的需求將持續上升，生態逐步擴大。
未來的競爭並不是要「複製另一個 Synopsys」，而是打造一套本土化、可持續、符合中國供應鏈特性的新 EDA 生態。自主可控並不意味完全脫離全球工具，而是在關鍵環節具備自主能力，降低不確定性風險。
義合控股投資者關係部
(芯片與算力系列之15)