周报：国产半导体的几点积极进展

目前半导体或者说AI芯片最大的两个卡点，一个是先进逻辑工艺的良率和产能，一个是HBM&端侧HBM（这玩意标准还没定，所以待命名），最近这两个关键因素都有一些积极的进展，下文后面会分享一些产业信息~

先进逻辑大家很好理解，这玩意就是标定了AI芯片产量。但HBM则很大程度决定了AI芯片的性能，国产AI算卡目前卡点就是受限于只能停留在HBM2E上，跟使用HBM3E乃至明年量产HBM4的国外AI卡差距还是巨大的，这就好比一个工厂产量再高，你仓库和门口的路就那么宽，最终能运出去的数据是有限的。最近英伟达卡升级点和美国卡点都集中在HBM领域，也凸显了其重要性，美光周四的业绩说明会也说到HBM4在整个AI卡的价值量也会进一步提升。

1. 近期市场传闻，国产HBM3/3E有望于2026-2027年实现量产，多家国产AI算卡厂商已完成样片测试。

若该进展落地，我国与全球三大存储厂商在DRAM领域的技术代差可迅速缩小，追赶速度甚至超过逻辑工艺与TSMC的追赶速度。目前海力士HBM主要采用D2W+热压键合工艺，优势在于良率与散热性能突出，缺点是生产效率不及WOW技术，且微凸点设计限制DRAM堆叠层数，因此海外存储巨头计划在HBM4E阶段引入相关技术。

从公开信息看，国产技术路线并未追随三星、海力士的传统路径，而是可能利用在3D DRAM的技术优势直接采用跳代策略，将下一代HBM的WOW+混合键合技术应用于本代产品。这一思路可从兆易的端侧定制化存储工艺中窥见端倪。同时，与HBM仅面向少数B端算卡厂商不同，消费电子AI存储需针对大量终端客户的SOC/NPU进行高度定制化设计，原厂因服务国家战略需聚焦核心领域，而两家关联企业未来可能协同开发同一工艺路线，分别衍生云端HBM与端侧AI定制存储产品，形成差异化市场覆盖。HBM目前有DDR堆叠的一系列标准定义名，定制化的命名仍然待相关技术组织明确，在终端领域国内厂商反而走在了前列。

该技术路线的优势在于：相比芯片与晶圆堆叠，晶圆直接堆叠的生产效率更高，堆叠层数与单位面积I/O密度远超海力士现有方案，同时可规避专利壁垒。但此工艺对DDR5晶圆良率要求极高，若下半年相关产品落地，或从侧面印证我国DDR5工艺已趋成熟。

2. 村龙于6月27日召开股东大会，释放积极信号：

管理层延续“每年新增5万片产能”的规划，强调扩产主因是8寸与12寸晶圆产能利用率已达满载，需通过新增产能开拓新客户。例如某大客户月产能需求达数万片，其正借助中国新能源汽车产业崛起契机，积极布局汽车电子领域。

董秘透露，生产波动（良率问题）已于二季度解决，不会影响三季度运营，较5月初业绩说明会“影响三季度前半段”的预期显著改善，侧面反映先进工艺进展超预期。（近期国产算卡出货量明显提升亦佐证这一趋势。）

3. 美光季报释放存储市场信号：

需求端：客户库存健康，对后续需求持乐观态度，本季度美光库存大幅下降。预计2025年行业DRAM位元需求增长率达高teens百分比，中长期保持中十位数年增长，HBM4较HBM3将多消耗三分之一位元的DRAM。 供给端：非HBM DRAM供给增速将低于需求增速，美光计划停产D4与LP4产品（D4已进入配额供应阶段，供应紧张；LP4短缺或加剧）。此外，宏观环境与关税变化可能导致需求波动，需动态应对。

这一趋势印证之前的逻辑：DDR4转产DDR5并非因D4即将被市场淘汰，而是HBM需求爆发叠加HBM3E向HBM4迭代，导致DDR5产能紧张。当前同容量HBM3E芯片价格达DDR5的五倍，三大厂商均聚焦高利润的HBM业务并储备DDR5产能，对消费级DDR4仅保障关键供应，推动存储芯片价格暴涨——下一季度D4/D5合约价或持续上涨，目前市场现货价已较原厂合约价高出30%-40%。

4. 据BP社报道，大基金三期将于未来数月内启动投资，重点投向半导体产业整合和美国技术封锁领域。